⑩日本国特許庁(JP)

① 特許出願公開

# ◎ 公開特許公報(A) 平2-306665

®Int.Cl.⁵

識別記号

庁内整理番号

個公開 平成 2年(1990)12月20日

H 01 L 29/784

9056-5F H 01 L 29/78

311 H

審査請求 未請求 請求項の数 3 (全8頁)

**図発明の名称** 半導体装置およびその製造方法

②特 顧 平1-127501

❷出 顧 平1(1989)5月20日

**加杂明者 佐藤** 

血 資

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 今岡

和典

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 顕 人 富士通株式会社

四代理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

明知書

1 発明の名称

半導体装置およびその製造方法

# 2 特許請求の範囲

(1) 絶縁基板上に形成された絶縁ゲート型電界効果トランジスタに於いて、

チャネル領域中の絶縁基板に隣接する領域の不純物濃度分布が、ドレイン接合に隣接する部分よりも該ドレイン接合から隔たった部分に於いて高濃度となっていることを特徴とする半導体装置。
(2) 請求項(1)の半導体装置を製造する方法であっ

T.

絶縁材料面上に一方導電型の半導体層が設けられた基板を準備する工程、

前記基板の前記半導体層上にイオン注入のマスクとなる層を設け、該層に窓を開ける工程、

該窓を通して、不純物分布中心が前記絶縁材料 /半導体層界面に略一致するように、一方導電型 の不純物をイオン注入する工程、 前紀半導体層表面の付着物を除去し、熱酸化に よって前記トランジスタのゲート絶縁膜となる酸 化膜を形成する工程、および

前記ゲート絶縁膜上に、前記イオン注入領域に 整合させてゲート管極を形成する工程、および

前記ゲート電極をマスクとして、前記半導体層に他方導電型の不純物をイオン注入し、活性化処理を行って前配トランジスタのソース/ドレイン領域を形成する工程を包含することを特徴とする半導体装置の製造方法。

(3) 請求項(1)の半導体装置を製造する方法であって、

絶縁材料面上に一方導電型の半導体層が設けられた基板を準備する工程、

前記半導体層上に、他方導電型の不純物を含む 多結晶シリコンまたは該多結晶シリコンならびに 金属シリサイドから成る電極層を堆積形成する工程。

前記電極層上に二酸化シリコン(SiOs)層を堆積形成する工程、

前記SiO,層層および前記電極層を貫通する窓を開ける工程、

前記窓が開けられた基板全面にSiOa層を堆積 し、異方性エッチングを施して前記窓の側壁に堆 積されたSiOa層を残すと共に前記窓内に前記半 導体層を露出させる工程、

前記露出した半導体層要面に、無酸化によって 前記トランジスタのゲート絶縁膜となる酸化膜を 形成する工程、

前記電極層および前記窓倒壁に残されたSiO。 層をマスクとして、不純物分布中心が前記絶縁材料/半事体層界面に略一致するように、一方導電型の不純物をイオン注入する工程、

前記イオン注入を行った基板を熱処理し、前記 注入された不純物を活性化すると共に前記多結晶 シリコン中の他方導電型不純物を前記半導体層に 拡散させる工程、および

前記ゲート絶縁膜上に、前記イオン注入領域に整合させてゲート電極を形成する工程を包含することを特徴とする半導体装置の製造方法。

隔たった部分に於いて高くなっている構造のMO Sトランジスタを備えて構成される。

また、上記半導体装置の製造方法である本発明 の第2では

SOI基板に、分布中心が絶縁基板との界面近傍になるように不掩物をイオン注入してチャネル領域内に高濃度領域を形成した後、ゲート電極を形成し、さらにゲート電極に整合させてイオン注入によるS/D領域の形成が行われる。

更に、上記半導体装置の製造方法である本発明 の第3では

S/D領域のコンタクト電極を形成するポリ Si層に窓を開け、窓孔の側壁に異方性エッチングを利用して側壁を形成し、設側壁により限定される領域にイオン注入を行ってチャネル領域内に高濃度領域を形成すると共に、電極形成用ポリ Si層からの不純物拡散によってMOSトランジスタのS/D領域を形成することが行われる。

本発明のMOSトランジスタではチャネル領域 の絶縁基板に接する部分が高温度化されているの

# 3 発明の詳細な説明

#### 〔月 次〕

概 要	4 頁
産業上の利用分野	6 頁
従来の技術と発明が	
解決しようとする課題	7 頁
課題を解決するための手段	9 頁
作 用	13頁
実施例	15頁
発列の効果	2 2 頁

#### (微 要)

本発明はSOI基板に形成されたMOSトランジスタの特性改善に関し、

ドレイン耐圧を低下させることなくパックチャ ネルの発生を防止することを目的とし、

本発明の第1である半導体装置は

S O I 基板に形成され、チャネル領域中の絶縁 基板に隣接する領域の不純物濃度分布が、ドレイン接合に隣接する部分よりも終ドレイン接合から

でパックチャネルの発生がなく、しかも、該高濃 度領域はドレインに隣接しないのでドレイン耐圧 が低下することもない

# 〔産業上の利用分野〕

本発明は絶縁ゲート型電界効果トランジスタ (以下、遺称に従いMOSトランジスタと記す) のバックチャネル発生防止に関わるものである。

通常のシリコン(Si)蒸板に形成されたMOSトランジスタは、S/D領域と基板の間に寄生容量が存在するため動作の高速化が阻害される。絶縁材料上に薄い素子形成層を備えたSOI基板に形成されたMOSトランジスタでは、このような寄生容量が大幅に減少するので、より高速の動作が可能となる。

SOI 基板に形成されたMOSトランジスタの 典型的な構造が第4 図に示されている。 同図の40 はSIウエハ、(1はSiO = 層で、絶縁基板として 機能するのはSIO = 層であるが、支持体である Siウエハ上に設けられた構造が通常のものであ **a**.

素子形成間である単結晶Si周42は絶縁分離領域43で区画され、個々の素子形成領域にMOSトランジスタが形成される。MOSトランジスタはチャネル領域44、ゲート電極45、S/D領域46で構成され、ゲート電極とチャネル領域の間に設けられるゲート絶縁限は図では省略されている。

ここでS/D領域が絶縁基板に隣接して形成されているのは、既述したように寄生容量を減ずるためであるが、かかる構造を採ることにより、バックチャネルの発生という新たな問題が生じている。即ち、Si/SiO=類面には運商の蓄積が生じ易く、そのために絶縁基板に隣接する領域にバックチャネルが形成され、図中に矢印で示したようなリーク電流が発生する。

(従来の技術と発明が解決しようとする課題)

チャネルは絶縁層中の電荷によって発生した導 電型反転層であるから、不純物濃度を高めれば反 転が起こり難くなる。バックチャネルも高濃度化

て低いものになる。具体的に含うと、 $n^*$  は十分に高温度として、p 領域の不純物温度が  $1 \times 10^{1*}$   $cm^{-3}$  であれば約 5 0 V の耐圧を示すのに対し、  $2 \times 10^{1*} cm^{-3}$  の  $p^*$  領域との間の耐圧は 1 0 V 以下となる。

MOS型集積回路では電源のノイズや基板バイアス印加への配慮から、素子特性として電源電圧の2倍の耐圧が要求されるのが過常であるから、電源電圧5Vに対して耐圧10V以下では不十分である。

本発明の目的はバックチャネルの発生が防止され且つドレイン耐圧が十分に高い構造のMOSトランジスタを提供すること及びそのような構造を実現する製造方法を提供することである。

### (課題を解決するための手段)

上記目的を達成するため、

本発明のSOI基板に形成されたMOSトラン ジスタは

SOI基板に形成され、チャネル領域中の絶縁

これらの先行技術によって形成されるMOSトランジスタの断面構造を模式的に図示すると第5図のようなものになる。チャネル領域は通常の濃度の領域44と高温度化された領域47から成り、高濃度領域47はSiOz層41に隣接して形成されている。また、45はゲート電極、46はS/D領域である。

第5図の構造のトランジスクではバックチャネルの発生は防止されるが、例えばp・である領域47とn・であるS/D領域46が隣接しているため、チャネル/ドレイン間の接合の逆方向耐圧が極め

基板に関接する領域の不純物濃度分布が、ドレイン接合に隣接する部分よりも抜ドレイン接合から 隔たった部分に於いて高くなっている構造を備え ており、

上記MOSトランジスタの製造方法である本発明の製造方法の第1では

絶諸基板上の一方導電型の半導体層上にイオン 注入のマスクとなる層を設け、譲順に窓を開ける 工程、

該窓を通して、不純物分布中心が前記絶縁材料 /半導体層界面に略一致するように、一方導電型 の不純物をイオン注入する工程、

前記半導体層表面の付着物を除去し、熱酸化に よって前記トランジスタのゲート絶縁膜となる酸 化膜を形成する工程、

前記ゲート絶縁膜上に、前記イオン注入領域に 整合させてゲート電極を形成する工程、および

前記ゲート電極をマスクとして、前記半導体層 に他方導電型の不統物をイオン注入し、活性化処 理を行って前記トランジスタのソース/ドレイン 領域を形成する工程

が包含され、

更に、上記MOSトランジスタの製造方法である 本発明の製造方法の第1では

絶縁基板上の一方導電型の半導体層上に、他方 導電型の不純物を含む多結晶シリコンまたは核多 結晶シリコンならびに金属シリサイドから成る電 極層を堆積形成する工程、

前記電極層上に二酸化シリコン(SiOz)層を堆積形成する工程、

前記SiOa層および前記電極層を質通する定を 開ける工程、

的記窓が開けられた基板全面にSIO。層を堆積し、異方性エッチングを施して前記窓の倒壁に堆積されたSIO。層を残すと共に前記窓内に前記半導体層を露出させる工程、

前記露出した半導体層表面に、熱酸化によって 前記トランジスタのゲート絶縁膜となる酸化膜を 形成する工程、

前記電極層および前記窓側壁に残されたSIO。

領域内に高温度領域を形成した後、ゲート電極を 形成し、さらにゲート電極に整合させてイオン注 入によるS/D領域の形成が行われる。

更に、上記半導体装置の第2の製造方法では S/D領域のコンタクト電極を形成するポリ S i 層に窓を開け、窓孔の側壁に異方性エッチン グを利用して側壁を形成し、該側壁により限定される領域にイオン注入を行ってチャネル領域内に 高温度領域を形成すると共に、電極形成用ポリ S i 層からの不純物拡散によってMOSトランジ スタのS/D領域を形成することが行われる。

#### 〔作 用〕

第1図に本発明のMOSトランジスタの断面構造が模式的に示されている。 典型的な材料を例示して説明すると、同図に於いて1は基板として機能するSiOa層、2は単結晶SiO業子形成層、3はSiOaである分離領域、4はチャネル領域、5はゲート電極、6はS/D領域である。

本発明の特徴的な構造はチャネル領域に高濃度

層をマスクとして、不純物分布中心が前記絶縁材料/半導体層界面に略一致するように、一方導電型の不純物をイオン注入する工程、

前記イオン注入を行った基板を熱処理し、前記 注入された不純物を活性化すると共に前記多結晶 シリコン中の他方導電型不純物を前記半導体層に 拡散させる工程、および

前記ゲート絶縁膜上に、前記イオン住入領域に整合させてゲート電視を形成する工程 が包含される。

上記手段の機略の要点を述べると以下のようになる。

本発明の第1である半導体装置は

前記MOSトランジスタの、絶縁基板に隣接する部分のチャネル領域の不純物濃度を高くし、且つ該高濃度領域はドレイン領域には隣接しない構造を備えて構成される。

また、上記半導体装置の第1の製造方法では SOI基板に、分布中心が絶縁基板との界面近 傍になるように不純物をイオン往人してチャネル

領域 7 が設けられている点にあり、該高温度領域がパックチャネル生成を抑制することは第 5 図の MOSトランジスタと同様であるが、本発明ではこれがドレインに接していないことから、ドレイン接合の逆方向耐圧を低下させることがなく、必要なドレイン耐圧を得ることが容易となる。

第1図では高濃度領域7の輪郭が明らかであるように描かれているが、不純物濃度の分布は現実には連続的に変化するものであり、特定の値を指定して境界面を設定しない限り、高濃度領域の範囲を指定することはできない。ところが、不相相に分布が濃度勾配を持つ場合には逆方向耐圧は域が不明確を示すことになるから、前記高濃度領域の方が高濃度であれば、ドレイン耐圧の向上という上記作用が見られることになる。

本発明の製造方法では、チャネル領域の不純物 機度を選択的に高めるため、限定された範囲に限 定された深さのイオン注入を行っているので、ド レイン接合に隣接する部分の不純物濃度を高める ことなく、バックチャネル防止に有効な高濃度化 を行うことが可能となる。

### 〔実施例〕

本発明の半導体装置の実施例は、その製造方法 の実施例を説明することにより明らかとなるもの であるから、以下、製造方法の実施例を説明する。

第2図は請求項(2)に対応する製造方法の工程を 模式的に示す断面図である。以下、同図を参照し ながら、この実施例を説明する。

(a)図はSiO \* 基板10とp型Si 層11から成るSO ! 基板のSi 層表面を熱酸化して、厚さ 200 ÅのSiO \* 膜12を形成した状態を示す。このSO I 基板は表面を酸化した2 枚の単結晶Si ウェハを貼り合わせ、一方の厚みを減ずることによって形成するのが通常であるが、他の方法によって形成されたものであっても良い。本実施例ではこのp型Si 層の厚さは1.0 μm、比低には10Ω・cmである。なお、SiO \* 差板は機械的強度を確保するためSi ウェハに固着した形で用いられるのが過

旦除去して、900~950での塩酸酸化によりSI腐 衷面にゲート絶縁膜(SiО 1)15を形成する。この 熱処理で、住人されたBが活性化され、(4)図に示されるように、p・領域16が形作られる。 既に述べたように、このp・領域の輪郭を示す線は便宜的に描いたものであり、母体領域に比べ数倍乃至 1 桁以上高温度の領域を示すものである。

以上の処理を行った後、CVD法などの通常の 方法によって長さ0.8μmのゲート電極17を形 する。材料は多結晶SI(ポリSi)或いはポリ Siと魚極の形成したものである。 一ト電極の形成位であるが、この人力を 一ト電極の形成位とになるが、この人力を かせせて、必要な箱度を出すことができる。 最近では、レチクルマスクを 力ととでもわせ技術では、レチクルマスクを り返し焼きつけで、0.03μm以内の位置合わせ精 度が得られている。

続いて、ゲート電極をマスクとする選択イオン 住入と熱処理により、(e)図の如くS/D領域18が 常であるが、これは本発明の要件ではなく、図で は省略されている。

p型Si層11の表面に形成されたSiO = 膜12 は、次工程で堕布されるレジストからの汚染を防ぐと共に、イオン注入に於けるチャンネリングの発生を抑止するものであるが、Si層中の不掩物をゲッターすることや注入の衝撃から結晶を保護する意味も持っている。

次いで(b)図の如く、裏面にフォトレジスト13を 塗布し、MOSトランジスタのゲート電極形成位 図に中心を合わせて、寸法Dの窓を開ける。Dと MOSドランジスタのゲート長との関係は後で説 明するが、ここではD=0.5μmとする。これに 加速電圧30~40 Ke VでB・をイオン注入する。 ドーズ登は3×10<sup>13</sup>cm<sup>-12</sup>である。このイオン注入 ではレジストがマスクとなって、Si層~の注入 は窓の部分だけに行われ、注入されたBの分布領 域14の深さはSi/SiО₂界面にほど一致する ((c)図参照)。

表面のフォトレジストを除去し、SiOa膜も一

形成され、MOSトランジスタが実現する。往人するイオンはAs で、処理条件は、加速電圧が $60 \, \mathrm{Ke} \, \mathrm{V}$ 、 $\mathrm{F} - \mathrm{x}$ 量 $5 \times 10^{19} \, \mathrm{cm}^{-2}$ である。

(b)図に示された窓の寸法 D はゲート長しに対し 次のように設定される。高濃度の S / D 領域はゲート電極をマスクにして形成されるが、活性化処理の際の機方向拡散が 0.1 μ m 程度見込まれるので、 L と D の 差を 0.2 ~ 0.3 μ m 以上にとる。 上記実施例ではゲート 電極の長さを 0.8 μ m、 窓の寸法 D を 0.5 μ m としている。

本発明の基本的な考えは、チャネル領域に形成した高温度領域がS/D領域とp/n接合を作るのを避けるということであり、上記寸法では、平面図を想定すれば窓の形状とS/D領域とがほど、 隣接することになるが、個図に示されるようにS /D領域はSiOz基板との界面付近では若干後方に退いており、高濃度領域に接することはない。

更に言えば、仮令チャネル領域へのイオン注人 の境界がS/D領域に接することがあっても、そ の後の熱処理によって注入された不純物の濃度分 布は傾きを有するものになることから、耐圧が極 端に低下したァ/n接合が形成されることはない。

以上で本発明の製造方法の一つの実施例の説明を終わり、請求項(3)に相当する他の製造方法の実施例を説明する。以下、参照されるのは第3図であり、単に(1)図と記された場合は第3図(4)を意味する。この製造方法はチャネル領域内の高温度化領域とゲート電極の位置を自己整合的に一致させるものである。

先ず(a)図を参照するに、SiO \* 基板10と P型Si 層11は上記実施例と同じである。このSi 層上にポリSi 層21をCVD法で2000~3000人の厚さに堆積し、Pを拡散して面抵抗20Ω/口段での不純物濃皮とする。これは後にS/D領域形成の不純物源とするための処理である。このポリの主を企画によりサイドとの積層によっることが可能であるが、以下の説明ではポリSi とする。また、不純物導入はイオン注入で行ってもよく、P・を注入する場合は加速電圧50 KeV、ドーズ電 5×10<sup>13</sup>cm<sup>-3</sup>、As・を注入する場合は加速電圧50 KeV、に電

続いて(2)図の如く、これに加速電圧30~40 K e VでB・をイオン注入する。ドーズ量は 3 × 10<sup>12</sup> cm<sup>-2</sup>である。このイオン注入ではポリS 1 暦 21 と 側壁23がマスクとなって、Si層への注入は窓の部分だけに行われ、注入されたBの分布中心の深さはSi/Siの 3 昇面にほど一致する。図に符号14で示された部分が注入不純物分布領域である。このあたりの状況は説明済の実施例と同様であるが、チャンネリングを避けるために傾けて注入するなどの配慮は必要である。注入するイオンをBF 3・にすることも有効である。

ここでポリSi層の窓の側壁であるSi〇:とポリSi層上に残っているSi〇:膜を一旦除去し、(4)図の如く 900~950 ての塩酸酸化でゲート絶縁 腹であるSi〇:膜24を形成する。 膜厚は紫子の設計値に合わせるが、例えば 200人とする。この熱酸化はポリSi麦面では単結晶表面よりも速やかに進行し、400~500人の厚さになるので、後続工程で設酸化膜上に形成されるゲート電極とポリSi層間の必要な絶縁耐圧は得られる。

圧60KeVで同じドーズ量とする。

その上に低温CVD法(処理温度 400で)で 200 人のSIO:膜22を被着形成し、MOSトランジス タのゲート電極形成位置に窓を開ける。この窓の 寸法し、は、工程の進捗に伴って明らかになるように、ゲート電極のゲート絶縁膜上の長さにほど 一致するものである。

これに上記の低温 C V D 法で2000人の SiO 1 層を全面に堆積し、異方性のエッチング法である R I E によってエッチバックを施すと平面上に堆積した SiO 1 層は除去され、 (D) 図の如く、 窓の垂直側壁に堆積した SiO 1 23が厚みを殆ど減ずることなく残される。 その結果、 窓の開口寸法 D ' はし'から 0.3~0.4 μ m だけ減少したものとなる。

このエッチバック処理の終点検出は単結晶Si 面の表出によるのであるが、ポリSi層の上には 最初に被着したSiOz膜22が存在するから、単結 晶Si層の表出前にポリSi層の表面が現れることはなく、意図した通りに窓を開けることが可能 である。

ゲート酸化膜形成時の熱処理によって注入されたBは活性化され、p・ 領域25が形成される。p・ 領域25を示す輪郭線の意味は既に述べた通りである。本実施例では同時にポリSiからのn型不能物の拡散が進行し、単結晶Si層にn・のS/D領域26が形成される。

更に続けて他図の如く、ポリSi或いはポリ Si/金属シリサイドのゲート電極27を形成する ことにより、MOSトランジスタが構成される。

本実施例に於いては、p・領域25を形成するためのイオン注入はS/D領域形成の不純物源であるポリSi層の間隔よりも狭い範囲に対して行われるので、n・のS/D領域とp・領域との間に直接p/n接合が形成されることはない。

#### (発明の効果)

以上説明したように本発明のMOSトランジス タでは、パックチャネルの発生領域を模断して高 不純物濃度領域が設けられているので、この部分 の導電型が反転することがなく、パックチャネル

# 特別平2-306665(7)

が発生しない。それと共に、核高不純物濃度領域はS/D領域から隔たった位置に配置されているので、ドレイン接合の耐圧を低下させることがなく、ドレイン耐圧の高いMOSトランジスタを得ることが容易となる。

また本発明の製造方法によって上記構造のMO Sトランジスタを実現することができ、特に自己 整合型の製造方法によれば、前記高濃度領域を正確にゲート電極位置に合わせて形成することが出来る。

### 4 図面の簡単な説明

第1図は本発明のMOSTrの構造を示す断面 模式図、

第2図は本発明の実施例の工程を示す断面模式 図、

第3図は他の実施例の工程を示す断面模式図、 第4図はSOI 基板のMOSTrを示す断面模 式図、

第5図は公知のパックチャネル抑止MOSTr

22はSiOa腹、
23はSiOaの側壁、
24は注入不純物分布領域、
25は高濃度領域、
26はS/D領域、
27はゲート電極、
40はSiウェハ、
41はSiOa層、
42は単結晶Si府、
43はSiOaである分離領域、
44はチャネル領域、

45はゲート電極、 46はS/D領域、

47は高濃度領域

である.

代理人 弁理士 井桁貞一

を示す断面模式図 であって、

図に於いて

1はSiOz層、

2 は素子形成層、

3 は分離領域、

4はチャネル領域、

5はゲート電極、

6はS/D領域、

7 は高温度領域、

10はSiO. 热板、

11は単結晶Si層、

12はSiO.膜、

13はフォトレジスト、

14 は注入不純物分布領域、


15はゲート絶縁膜、

16は高温度領域、


17はゲート電極、

18はS/D領域、


21はポリSi眉、



本発明のMOSTrの構造を示す新面模式図



SOI基板のMOSTrを示す断面領式図



公知のパックチャネル抑止MOSTrを示す斯面模式図 SSR B PS7

# 特爾平2-306665(8)

